

This Page Is Inserted by IFW Operations  
and is not a part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

**IMAGES ARE BEST AVAILABLE COPY.**

**As rescanning documents *will not* correct images,  
please do not report the images to the  
Image Problem Mailbox.**

## PATENT ABSTRACTS OF JAPAN

(11)Publication number : 10-334056

(43)Date of publication of application : 18.12.1998

(51)Int.Cl.

G06F 15/16

(21)Application number : 09-145384

(71)Applicant : SONY CORP

(22)Date of filing : 03.06.1997


(72)Inventor : TAMURA YUKIHIRO

## (54) MULTIPROCESSOR SYSTEM

## (57)Abstract:

**PROBLEM TO BE SOLVED:** To provide a multiprocessor system capable of describing a program on the basis of use of a processor in a form not to specialize the description to a processor with specified hardware structure and describing the program on the basis of the use of an optional number of the processors.

**SOLUTION:** The system is provided with a means to assign a process to a virtual processor, a means to assign processors 2a to 2d mounted on the system to the virtual processor, a means SM, 1 to store the virtual processor and the processors 2a to 2d assigned to the virtual processor by relating them and a means to enable the processors 2a to 2d stored in relation to the virtual processors to execute the virtual processors according to a fact that either of the virtual processors are called.



## LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平10-334056

(43) 公開日 平成10年(1998)12月18日

(51) Int.Cl.<sup>6</sup>

G 0 6 F 15/16

識別記号

3 7 0

F I

G 0 6 F 15/16

3 7 0 N

審査請求 未請求 請求項の数 1 O L (全 5 頁)

(21) 出願番号 特願平9-145384

(22) 出願日 平成9年(1997)6月3日

(71) 出願人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72) 発明者 田村 征大

東京都品川区北品川6丁目7番35号 ソニ

ー株式会社内


(74) 代理人 弁理士 松隈 秀盛

(54) 【発明の名称】 マルチプロセッサ・システム

(57) 【要約】

【課題】 アプリケーションソフトウェアのレベルで、プロセッサの使用を前提としたプログラムの記述を、特定のハードウェア構成のプロセッサに特化しない形で行うことができ、しかも任意の数のプロセッサの使用を前提として行うことができるようにしたマルチプロセッサ・システムを提供する。

【解決手段】 プロセスを仮想プロセッサに割り当てる手段と、仮想プロセッサに、システムに実装されたプロセッサ2を割り当てる手段と、仮想プロセッサとそれに割り当てられたプロセッサ2とを関連付けて記憶する手段SM、1と、いずれかの仮想プロセッサが呼び出されることに応じて、それに関連付けて記憶されたプロセッサ2に、当該仮想プロセッサを実行させる手段とを備えている。



## 【特許請求の範囲】

【請求項1】 システムにおいて実行すべきプロセスを仮想的なプロセッサに割り当てる手段と、

前記仮想的なプロセッサに、システムに実装されたプロセッサを割り当てる手段と、

前記仮想的なプロセッサと該プロセッサに割り当てられた前記実装されたプロセッサとを関連付けて記憶する手段と、

いずれかの前記仮想的なプロセッサが呼び出されることに応じて、該プロセッサに関連付けて記憶された前記実装されたプロセッサに、該仮想的なプロセッサを実行させる手段とを備えたことを特徴とするマルチプロセッサ・システム。

## 【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、複数のプロセッサを結合し、統一したOS（オペレーティングシステム）のもとでハードウェア資源及びソフトウェア資源を共用した並列処理システムであるマルチプロセッサ・システムに関し、特に、アプリケーションソフトウェアのレベルで、プロセッサの使用を前提としたプログラムの記述を、特定のハードウェア構成のシステムに特化しない形で行うことができ、しかも任意の数のプロセッサの使用を前提として行うことができるようにしたものに関する。

【0002】

【従来の技術】従来、パーソナル・コンピュータ等で採用されているSMP（対称型マルチプロセッサ）システムをはじめとする各種マルチプロセッサ・システムにおいて、ハードウェア資源であるプロセッサは、全てOSの管理下に置かれていた。

【0003】

【発明が解決しようとする課題】このようにプロセッサがOSの管理下に置かれていると、アプリケーションソフトウェアのレベルでは、プロセッサの使用を前提としたプログラムの記述を行うことは、特定のハードウェア構成のシステムに特化した形で行う以外には不可能である。

【0004】また、このように特定のハードウェア構成のシステムに特化した形でプログラムを記述する場合には、システムのハードウェア構成に変更が生じる毎にプログラムを書き直さなければならないので、時間、労力、コストのロスが大きくなる。

【0005】更に、このように特定のシステムに特化した形でプログラムを記述する場合には、システムに実装されているプロセッサ数よりも多数のプロセッサの使用を前提としたプログラムを記述することはできないので、そのことがアプリケーションソフトウェアを作成する上での制約となっていた。

【0006】本発明は上述の点に鑑みてなされたもの

で、アプリケーションソフトウェアのレベルで、プロセッサの使用を前提としたプログラムの記述を、特定のハードウェア構成のシステムに特化しない形で行うことができ、しかも任意の数のプロセッサの使用を前提として行うことができるようにしたマルチプロセッサ・システムを提供しようとするものである。

【0007】

【課題を解決するための手段】本発明に係るマルチプロセッサ・システムは、システムにおいて実行すべきプロセスを仮想的なプロセッサ（以下、仮想プロセッサと呼ぶ）に割り当てる手段と、仮想プロセッサに、システムに実装されたプロセッサ（以下、物理プロセッサとも呼ぶ）を割り当てる手段と、仮想プロセッサとそれに割り当てられた物理プロセッサとを関連付けて記憶する手段と、いずれかの仮想プロセッサが呼び出されることに応じて、それに関連付けて記憶された物理プロセッサに、当該仮想プロセッサを実行させる手段とを備えたことを特徴としている。

【0008】このマルチプロセッサ・システムでは、実装されたプロセッサとは別の「仮想プロセッサ」の概念を導入しており、システムにおいて実行すべきプロセスを、この仮想プロセッサに割り当てる。仮想プロセッサには物理プロセッサが割り当てられ、仮想プロセッサとそれに割り当てられた物理プロセッサとは関連付けて記憶される。そして、いずれかの仮想プロセッサが呼び出されると、それに関連付けて記憶された物理プロセッサに、当該仮想プロセッサを実行させる。

【0009】このように、プロセッサへのアクセスを仮想プロセッサに対して行えば、システムに実装されたプロセッサにプロセスを実行させることができる。換言すれば、特定のハードウェア構成とは無関係な仮想的なプロセッサの使用を前提としたプログラムの記述を行えば、システムに実装されたプロセッサにアクセスすることができるようになる。

【0010】従って、アプリケーションソフトウェアのレベルで、特定のハードウェア構成のプロセッサに特化しない形で記述したプログラムにより、プロセッサにアクセスすることができるようになる。

【0011】また、システムに実装されたプロセッサ数よりも多数の仮想プロセッサにプロセスを割り当てることにより、システムに実装されたプロセッサ数よりも多数のプロセッサの使用を前提としたプログラムを記述することもできるようになる。

【0012】

【発明の実施の形態】以下、添付図面を参照して本発明の実施例を詳細に説明する。

《1. システムの構成例》図1は、本発明に係るマルチプロセッサ・システムの構成の一例を概念的に示す。このシステムには、OSやアプリケーションソフトウェア等を実行するための複数のプロセッサエレメント（P

E) 2 (図では一例として4基のPE 2 a~PE 2 d)の他に、プロセッサ・マネージメント・ユニット (PMU) 1 が設けられている。PMU 1 は、仮想プロセッサを管理するための一種のコプロセッサである。

【0013】各PE 2 とPMU 1 とは、コミュニケーション・バス3を介して接続されている。コミュニケーション・バス3は、接続されている任意の要素間で多ビットの情報のやり取りが可能な双方向バスである。システムの主記憶装置であるシステムメモリSMも、このコミュニケーション・バス3を介して各PE 2 に接続 10 されることにより、各PE 2 に共有されている。

【0014】〈1 a. PMUとPETLB〉このマルチプロセッサ・システムでは、仮想プロセッサと、物理プロセッサである各PE 2 とに、それぞれ固有のID (識別ラベル) が与えられている。仮想プロセッサのIDを「VEID」、物理プロセッサPE 2 のIDを「PEID」と呼ぶ。

【0015】VEIDは、後出の〈3 b. 仮想プロセッサの生成〉で述べるように、システムの起動後新たに仮想プロセッサを生成するときに、OSによってその仮想 20 プロセッサに与えられたものである。PEIDは、システムの構成に応じてハードウェアによって与えられたものであり、変更することはできない。

【0016】PMU 1 (図1) 内には、仮想プロセッサのVEIDとその仮想プロセッサに割り当てられた (この割り当てについても後出の〈3 b. 仮想プロセッサの生成〉で述べる) 物理プロセッサPE 2 のPEIDとを関連付けて記憶させることのできる記憶領域 (テーブル) が用意されている。このテーブルを、プロセッサエ 30 レメントTLB (PETLB) と呼ぶ。

【0017】図2は、このPETLBの一例を概念的に示す。PETLBは同図Aのように複数のエントリを持っており、各エントリ (但し図の最上部のシステムエントリ8を除く) は同図Bのようにいくつかのフィールドに分かれている。

【0018】これらのフィールドのうち、Validフィールド4は、そのエントリに有効なデータが存在することを示すためのフィールドであり、Lockフィールド5は、そのエントリの内容を変更することが禁止されていることを示すためのフィールドである。同一エント 40 リのVEIDフィールド6とPEIDフィールド7とには、仮想プロセッサのVEIDとその仮想プロセッサに割り当てられた物理プロセッサPE 2 のPEIDとがそれぞれ格納される。

【0019】各エントリに記憶される内容は、OSによってシステムメモリSM (図1) 内で管理されている「プロセッサ・エレメント管理テーブル」 (仮想プロセッサと物理プロセッサとの対応を定義するいわば仮想プロセッサの名簿) の一部分のコピーである。PETLBは一種の連想記憶装置になっており、VEIDを与え 50

とき、そのVEIDの仮想プロセッサに割り当てられた物理プロセッサPE 2 のPEIDを引き出せるようになっている。

【0020】尚、システムエントリ8は、後述のシステム・プロセッサに対する物理プロセッサPE 2 の割り当て情報を管理するための特別なエントリである。

【0021】PETLBのこうした構造は、一般的なマイクロプロセッサの仮想記憶方式に置いて用いられるテーブルと似ている。

【0022】〈1 b. システム・プロセッサ〉「システム・プロセッサ」は、仮想プロセッサの中の一つであり、システム全体に関わるエラーやイベントを処理するための特別な仮想プロセッサである。システム外部からの割り込みや、仮想プロセッサの管理に関するエラー等は、このシステム・プロセッサで発生したエラーとして 処理される。

【0023】システム・プロセッサ以外の一般の仮想プロセッサについてのエントリの初期化は、通常はソフトウェアによってシステムメモリSM内のプロセッサ・エレメント管理テーブルで行わなければならないが、システム・プロセッサだけは、後出の〈3 a. システムの初期化〉で述べるように、システムのリセット時にハードウェアによってPETLBでシステムエントリ8が初期 化される。

【0024】また、PETLBのシステムエントリ8以外のエントリは、後出の《2. 仮想プロセッサへのアクセス》で述べるようにプロセッサ・エレメント管理テーブル中の他のエントリと入れ替えられることがあるが、システムエントリ8だけは、この入れ替えからは保護された位置にある。換言すれば、システム・プロセッサ 30 だけは常に物理プロセッサPE 2 が割り当てられており、システムエントリ8からその物理プロセッサPE 2 を検索することができる。但し、システム・プロセッサにどの物理プロセッサPE 2 を割り当てるは、システムエントリ8自体を書き換えることによっていつでも変更することが可能である。

【0025】《2. 仮想プロセッサへのアクセス》アプリケーションソフトウェアがシステム中のプロセッサにアクセスする場合、(例えば現在プロセスを処理中のプロセッサとは別のプロセッサにプロセスを投入したり、現在プロセスを処理中のプロセッサとは別のプロセッサと通信を行ったりするような場合等) には、VEIDを用いて仮想プロセッサに対してアクセスするようにする。換言すれば、アプリケーションソフトウェアでは、VEIDを用いて、仮想プロセッサの使用を前提としたプログラムの記述を行うようにする。

【0026】現在プロセスを処理中のプロセッサ (即ち現在実行中の仮想プロセッサに割り当てられた物理プロセッサPE 2 (図1) ) の中で、このような別の仮想プロセッサに対するアクセスが発生すると、それが仮想ブ

ロセッサの呼び出しイベントとしてコミュニケーション・バス3(図1)上に通知される。このとき、アクセスされた仮想プロセッサのVEIDも同時にバス3上に乗せられる。

【0027】各物理プロセッサPE2は、それぞれ実行中の仮想プロセッサのVEIDを記憶するための「VEIDレジスタ」を持っており、このレジスタを参照することにより、現在どの仮想プロセッサに割り当てられているかを判別することができる。物理プロセッサPE2は、バス3上に乗せられたVEIDと現在割り当てられている仮想プロセッサのVEIDとが一致した場合(即ち自分が呼び出された仮想プロセッサである場合)、アクセスに対して直接応答する。

【0028】一方、PMU1(図1)は、PETLB(図2)の各エントリから、バス3を介して送られたVEIDを格納しているVEIDフィールド6を検索し、そのVEIDフィールドと同じエントリ中のPEIDフィールド7から、当該仮想プロセッサに割り当てられた物理プロセッサPE2のPEIDを得る。そして、いずれの物理プロセッサPE2もアクセスに対して直接応答しなかったときには、得られたPEIDを持つ物理プロセッサPE2に対して、仮想プロセッサの入れ替えのための割り込み要求を発生する。

【0029】呼び出された仮想プロセッサに割り当てられた物理プロセッサPE2では、この割り込みにより、VEIDレジスタ内のVEIDの書き換えと、例外ハンドラ(例外処理を記述したプログラム)によるプロセスの入れ替えとが行われる。

【0030】尚、PMU1がPETLBの各エントリを検索した際に、バス3を介して送られたVEIDを格納しているVEIDフィールド6がみつからなかった場合には、前述のシステム・プロセッサに例外が発生する。この場合には、OSが例外ハンドラによってPETLBのエントリの入れ替えを行い、その後改めて仮想プロセッサの呼び出しが行われる。

【0031】《3. ソフトウェアとの連携による仮想プロセッサ管理の例》

〈3a. システムの初期化〉システムがリセットされると、各物理プロセッサPE2は初期化されて待機状態になる。PETLB(図2)は、システムエントリ8が初期化され、それ以外のエントリが全て無効化される。

【0032】すべての初期化処理が終了すると、PMU1(図1)がシステム・プロセッサを呼び出す。この呼び出しは、《2. 仮想プロセッサへのアクセス》で述べた物理プロセッサPE2に対する割り込み要求によって行われる。

【0033】起動したシステム・プロセッサでは、OSのカーネル(核)の実行が開始され、システムメモリSM(図1)内のプロセッサ・エレメント管理テーブルの初期化が行われる。

【0034】〈3b. 仮想プロセッサの生成〉その後、OSのその他の部分やアプリケーションソフトウェアが起動されて、それぞれのプロセスが新しい仮想プロセッサに割り当てられる。この処理は、プロセスが、OSの用意したプログラムである「仮想プロセッサ生成タスク」をシステム・コール等で呼び出すことによって行われる。

【0035】呼び出された仮想プロセッサ生成タスクは、プロセスを割り当てられた仮想プロセッサにVEIDを与え、その仮想プロセッサに物理プロセッサPE2(図1)を割り当てる。そして、そのVEIDとPEIDと当該プロセスの実行に必要な情報とを、システムメモリSM(図1)内のプロセッサ・エレメント管理テーブルに記憶させる。このようにして、仮想プロセッサが生成される。

【0036】尚、新しく生成する仮想プロセッサにどの物理プロセッサPE2を割り当てるかは、OSが各物理プロセッサPE2の使用状況等をもとにして決定する。VEIDで表現可能な範囲内で、システムに実装されている物理プロセッサPE2の数よりも多い数の仮想プロセッサを生成することも可能であり、その場合には複数の仮想プロセッサに同一の物理プロセッサPE2を共有させるようにする。

【0037】〈3c. 仮想プロセッサの実行〉新しく生成された仮想プロセッサを実際に物理プロセッサPE2上で実行させる処理は、仮想プロセッサの生成処理とは独立かつ並行的に行われる。

【0038】そのために、システムには、タイマ割り込みのような外部割り込みが定期的にかかるようになっていいる。この仕組みは、単一のプロセッサに時分割によりマルチタスクを行わせるためのものと同じである。

【0039】タイマ割り込みはシステム全体に係るイベントなので、それが発生すると、PMU1が物理プロセッサPE2に対する割り込み要求によって自動的にシステム・プロセッサを呼び出す。この割り込み処理を記述したプログラムである割り込みハンドラから、OSの用意したプログラムである「仮想プロセッサ管理タスク」が呼び出されるようになっている。

【0040】呼び出された仮想プロセッサ管理タスクは、システムメモリSM内のプロセッサ・エレメント管理テーブルから、次のタイマ割り込みまでの一定期間物理プロセッサPE2を割り当てて実行する仮想プロセッサを、各プロセス間の優先順位等をもとに決定する。こうして決定された仮想プロセッサが、《2. 仮想プロセッサへのアクセス》で述べたようアプリケーションソフトウェアによってアクセスされることにより、その仮想プロセッサの実行が開始される。

【0041】以上のように、このマルチプロセッサ・システムによれば、アプリケーションソフトウェアのレベルで、物理プロセッサPE2のハードウェア構成に特化

しない形で記述したプログラムにより、物理プロセッサPE 2にアクセスすることができるようになる。

【0042】また、システムに実装されている物理プロセッサPE 2の数よりも多い数の仮想プロセッサにプロセスを割り当てることにより、VEIDで表現可能な範囲内で、物理プロセッサPE 2の数よりも多い数のプロセッサの使用を前提としたプログラムを記述することもできるようになる。

【0043】尚、以上の実施例では、主記憶装置（システムメモリSM）を単一のバス（コミュニケーション・バス3）を介して各プロセッサ（PE 2）に共有させる単一バス方式の共有メモリ形（密結合形）マルチプロセッサに本発明を適用しているが、その他の方式（例えば多重バス方式、階層バス方式、マルチポートメモリ方式等）の共有メモリ形マルチプロセッサや、あるいはメッセージ交換形（疎結合形）マルチプロセッサに本発明を適用するようにしてもよい。

【0044】また、本発明は、以上の実施例に限らず、本発明の要旨を逸脱することなく、その他様々の構成をとりうることはもちろんである。

【0045】

【発明の効果】以上のように、本発明に係るマルチプロセッサ・システムによれば、アプリケーションソフトウ\*

ウェアのレベルで、特定のハードウェア構成のプロセッサに特化しない形で記述したプログラムにより、プロセッサにアクセスすることができる。これにより、システムにおけるプロセッサのハードウェア構成に変更が生じた場合にも、アプリケーションソフトウェアのプログラムを書き直す必要がなくなるので、時間、労力、コストの節約につながる。

【0046】また、システムに実装されたプロセッサ数よりも多い数のプロセッサの使用を前提としたプログラムを記述することができるので、アプリケーションソフトウェアを作成する上での制約を減らすことができる。

【図面の簡単な説明】


【図1】本発明に係るマルチプロセッサ・システムの構成の一例を示す図である。

【図2】プロセッサエレメントテーブルの一例を示す図である。

【符号の説明】

1…プロセッサ・マネージメント・ユニット、 2a, 2b, 2c, 2d…プロセッサエレメント、 3…コミュニケーション・バス、 SM…システムメモリ、 4…Validフィールド、 5…Lockフィールド、 6…VEIDフィールド、 7…PEIDフィールド、 8…システムエントリ

【図1】



【図2】

